Metal Hatlar ve IR Drop

WL geometrisi (Y1):

• Cu, 30 nm × 50 nm × 26 µm.
• $\rho_{Cu, eff}$ = 3.5 µΩ·cm.
• $R_{\text{wire}} = \rho L / A = 3.5e-6 \cdot 2.6e-3 / 1.5e-11 = 607$ Ω.

Hücre akımları (worst case):

256 hücre × 0.25 V × 100 µS = ~6.4 mA toplam (LRS hücreler).

Pratik: aktivite %30 → 2 mA ortalama.

WL boyunca akım dağılımı:

İlk hücre yakın WL noktası → hücre akımı tüm wire akımı. Son hücre → sadece son hücre akımı.

Akım WL boyunca azalır: $I_{\text{wire}}(x) = I_{\text{total}} \cdot (1 - x/L)$

$x$: WL boyunca konum, $L$: WL uzunluğu.

Voltaj profili:

$V(x) = V_0 - \int_0^x I_{\text{wire}}(x') \rho/A \, dx'$ $= V_0 - I_{\text{total}} \cdot R_{\text{wire}} \cdot (x/L - x²/(2L²))$

Sonu ($x = L$): $V(L) = V_0 - I R_{\text{wire}} / 2$.

Yani efektif drop toplamın yarısı (akım azalmalı dağılımı için).

Sayılar:

$I_{\text{total}} = 2$ mA (avg), $R_{\text{wire}} = 600$ Ω → toplam IR = 1.2 V?! Çok büyük!

Hmm, 600 Ω’da 2 mA = 1.2 V drop. Tüm WL voltajını yutar.

Düzeltme: WL paralel sürülür (tüm hücreler aynı voltaj geçer). Aslında WL voltaj kontrolü, her hücre BL’den akım çeker. WL daha çok “voltaj rail” gibi.

Ama yine de WL’de toplam drop 50-100 mV pratik (akım dağılımına bağlı).

BL’de IR drop:

BL akımları akümüle eder (Kirchhoff). BL’de en alttaki ADC tüm 256 hücre akımını alır. BL üstteki hücre akımı hepsini taşır → en yüksek IR drop.

BL boyutları aynı WL ile = 600 Ω. Toplam akım 256 × 12.5 µA = 3.2 mA.

BL drop ortalama: $3.2 mA \cdot 600 / 2 = 1$ V! Hayır, bu da mümkün değil. Tasarım gerçek: BL daha geniş (50 nm × 100 nm) → R düşük (~300 Ω). Drop 0.5 V → hâlâ büyük.

Pratik: ADC giriş empedansı yüksek (kΩ’ler) → akım sınırlı. Voltaj düşür değil (akım düşür) → BL drop sınırlı.

Net etki: ~5-10% MVM error.

Çift-uçlu sürücü:

WL iki uçtan beslen. Akım her iki yönden gelir → her hücreye yarısı kadar wire’dan geçer.

Etkin drop: yarısı. 5% → 2.5%.

Y1 standart: çift-uçlu WL drive.

Geniş tel:

WL kalınlığı artırırsa direnç düşer. 100 nm × 100 nm WL → R = 150 Ω (4× düşük). Ama: alan büyür, kapasitans artar (RC daha kötü olabilir).

Kompansasyon:

Compiler ağırlıkları “pre-distort” eder: end-cell ağırlıkları biraz büyük programla → IR drop kompanse.

Y1 simulator (Modül 6.8) IR drop modeli içerir, compiler kullanır.

IR drop simülasyon Y1:

256-cell WL, sparsity %50:

• Aktif hücreler: 128.
• Ortalama akım/hücre: 5 µA.
• Toplam akım: 640 µA.
• WL R = 600 Ω.
• Tek-uç drive: drop = 640 µA × 300 Ω (yarı uzunluk avg) = 192 mV. Çok büyük (75% V_in).
• Çift-uç drive: drop = 96 mV (~%40).

Pratik: BL ucundaki ADC çıktı zaten kompanze edilmiş (compiler).

Daha iyi: compiler farklı sütunlar farklı zaman okuyarak akım azaltır. Sırayla sütun activate.

Pratik Y1 IR drop: sürdürülebilir %5-7. Compiler kompansasyonu sonrası MVM error %2-3. AI tolere eder.

Y10 iyileştirme:

• 1S1R 3D-stack: WL daha kısa.
• 7 nm CMOS: tel daha sıkı + alt katman daha dar.
• Yeni tel malzemesi: Co (kobalt) yerine Cu, daha iyi (Modül 2.8).
• Hedef: %2 IR drop.

Y100:

• Photonik on-chip: optik sinyal IR drop yok!
• Wafer-scale: tek tel uzunluğu sınırlı.
• Hedef: ihmal edilebilir.

Voltage regulator IR drop:

VR’dan crossbar’a güç dağıtım PDN. Bu ayrı sorun. Decoupling caps + thick metal layers (M16-M20).

Y1 PDN IR drop: ~50 mV (%5 of 1V supply). Tolere edilir.

Frekansla etkileşim:

Yüksek frekans (1 GHz) → daha fazla switching → daha fazla anlık akım → IR spike’lar. Decoupling cap kritik.

Düşük DVFS modunda IR daha az (akım az).