Test, Kalibrasyon, Doğrulama

Wafer test (probe card):

Wafer üzerinde her die’a probe iğnesi temas. Test:

• DC test: voltaj/akım sınırlar.
• Memori test: SRAM bit-by-bit.
• Crossbar test: 16 referans hücre programla + oku.
• Interconnect test: BAR mapping.

Süre: 30 sn/die. 38 die wafer = 20 dakika.

Failed die’lar işaretlenir, paketleme’ye gönderilmez.

Package test:

Paketlenmiş çip:

• PCIe enumeration (BIOS görmesi).
• Tam memori test (DDR/SRAM).
• Tam crossbar test (her hücre programla + oku).
• Termal stres (85°C, 1 saat).

Failed çip RMA → tedarikçiye iade.

System test:

Anakarta takılı çip:

• Tam SDK çalışır.
• MNIST + ResNet inference doğruluk.
• 24 saat stres test.

Geçen çip “kabul edilir”, müşteriye gider.

Boot-time kalibrasyon:

Çip her açıldığında:

1. Voltaj rails stabilize.
2. Termal sensörler aktif.
3. Bandgap reference kalibre.
4. Her crossbar 16 referans hücre oku → DAC scale ayarla.
5. Failure map yükle (NVRAM'dan).
6. SRAM init.
7. Driver READY signal.

Süre: ~100 ms (Modül 6.3’te detay).

BIST (Built-In Self-Test):

Çip içinde test devre. Boot’ta otomatik çalışır:

void bist_run(void) {
    // SRAM walking-bit test
    for (int addr = 0; addr < SRAM_SIZE; addr++) {
        for (int bit = 0; bit < 32; bit++) {
            sram[addr] = (1 << bit);
            assert(sram[addr] == (1 << bit));
        }
    }
    
    // Crossbar reference test
    for (int xb = 0; xb < N_CROSSBARS; xb++) {
        program_reference(xb);
        if (!verify_reference(xb)) {
            mark_crossbar_bad(xb);
        }
    }
    
    // Compute engine test
    for (int op = 0; op < N_OPS; op++) {
        result = run_op(op, test_input);
        assert(result == expected[op]);
    }
}

Hatalı bileşen → failure map güncelle, ECC redundant’a yönlendir.

Periyodik runtime test:

Inference sırasında %1 sıklıkta referans MVM çalış. Sonuç sapması varsa kalibre.

if (inference_count % 100 == 0) {
    actual = run_reference_mvm();
    if (abs(actual - expected) > THRESHOLD) {
        recalibrate_all();
    }
}

Drift, sıcaklık değişimi otomatik düzeltme.

Failure mode analizi:

Çoğu failure üretim sırasında yakalanır. Kalan failure’lar saha:

Failure	Sıklık	Aksiyon
Cell drift	%1/yıl	ECC + auto-refresh
Single CU dead	%0.1/yıl	Failure map + reroute
Cluster fault	%0.01/yıl	Performance düşüş, bildirim
Total chip fail	%0.001/yıl	RMA, replace

MTBF (Mean Time Between Failures) hedef: 100,000 saat = 11 yıl.

RMA süreci:

Müşteri arıza bildirir → ticket → SIDRA satış → yedek çip gönder → arızalı geri al → analiz → tedarik zinciri iyileştirme.

Saha verisi → üretim iyileşme. Kapalı döngü.

AI doğruluk verification:

Kompil edilmiş model gerçek SIDRA’da deploy edildikten sonra:

test_acc = chip.benchmark(test_data)
sim_acc = simulator.benchmark(test_data)

if abs(test_acc - sim_acc) > 0.01:
    # Sim ile chip arasında fark > %1
    investigate()
    update_simulator_model()

Saha verisi simulator’a feedback. Sim model gerçeğe yakın tutulur.

Compliance + sertifikasyon:

SIDRA çipleri için sertifika:

• CE (Avrupa).
• FCC (ABD).
• TSE (Türkiye).
• AEC-Q100 (otomotiv için Y10+).
• DO-254 (havacılık için Y100+).

Her sertifika test + doküman + bağımsız audit.

Üretim hatalarına benchmark:

Y1 hedefi:

• Wafer yield: %75.
• Package yield: %95.
• System yield: %95.
• Net: %67. Sektör tipik (TSMC 28 nm, ~75-85%).

Y10+ daha sıkı, hedef %80 net.